Nanometer-MOSFETs für Digital- und Hochfrequenzanwendungen

The Silicon MOSFET (metal-oxide-semiconductor field-effect transistor) is the dominating device in semiconductor electronics since the 1980s. Provided the trend of the past decades will continue, and many signs support this assumption, one can expect the mass production of integrated circuits (ICs) containing MOSFETs with gate lengths of only 10nm around the year 2020. At such small dimensions, transistor operation can only be maintained by using nonclassical MOSFET concepts. Moreover, in such devices a strong influence of quasi-ballistic carrier transport and quantum mechanical effects can be expected whose actual impact on the device performance and its immunity against process induced fluctuations is not finally clarified. The aim of the present work is the evaluation of different nonclassical MOSFET concepts regarding their performance and suitability for future logic and analog/RF (radio frequency) applications and to define their design space. The investigations are based on numerical device simulations supported by analytical calculations. It is shown that the simple and robust drift-diffusion model with a few minor but effective modifications is well suited for the simulation of such three-dimensional devices. The impact of quantum effects on the electrical device behavior is investigated by means of analytical models, developed in the frame of this work, and self-consistent numerical solutions of the Schrödinger and Poisson equations. It can be shown that at the 10-nm gate length level, quite different channel geometries can lead to similar electrical parameters. Double-Gate, Tri-Gate and even Single-Gate SOI MOSFETs are able to meet the targets for high-performance logic applications. A detailed study on the impact of geometry fluctuations on transistor performance demonstrates that the mass production of 10nm MOSFETs requires extreme process stability, in particular, to keep fluctuations of the off-current within tolerable limits. The simulation of the high-frequency behavior of 10nm MOSFETs results in impressive frequency limits well within the terahertz range. In the subthreshold regime, these MOSFETs already show cutoff frequencies exceeding 50GHz. Hence, extremely scaled nonclassical MOSFETs have the potential not only for new applications within the so-called terahertz gap but also for ultra-low power RF electronics. In order to really take advantage of the outstanding high frequency capabilities of these devices, minimizing extrinsic resistances and capacitances is essential. The effects of such parasitic elements are investigated in detail and upper limits for tolerable combinations of resistances and capacitances are elaborated.

Der Silizium-MOSFET (metal-oxide-semiconductor field-effect transistor) ist seit den 1980er Jahren das mit Abstand wichtigste Bauelement der Halbleiterelektronik. Geht man davon aus, dass der Trend der letzten Jahrzehnte beibehalten wird, ist um das Jahr 2020 mit der Massenproduktion von integrierten Schaltkreisen zu rechnen, deren Transistoren eine Gatelänge von nur noch 10nm besitzen. Bei so kleinen Abmessungen kann die Funktionsweise der Transistoren nur durch die Anwendung nichtklassischer MOSFET-Konzepte aufrechterhalten werden. In diesen Bauelementen muss mit einem starken Einfluss quasiballistischer Transporteffekte sowie mit einer Reihe quantenmechanischer Effekte gerechnet werden, über deren tatsächliche Auswirkungen auf die Performance der Transistoren und auf deren Empfindlichkeit gegenüber Prozessschwankungen noch keine endgültige Klarheit besteht. Das Ziel der vorliegenden Arbeit ist es, verschiedene nichtklassische MOSFET-Konzepte hinsichtlich ihrer Performance sowie ihrer Eignung für zukünftige Logik- bzw. Analog/RF-Anwendungen zu bewerten und ihren Designspielraum einzugrenzen. Die Untersuchungen basieren auf numerischen Bauelementesimulationen unter Zuhilfenahme analytischer Berechnungen. Es wird gezeigt, dass das einfache und robuste Drift-Diffusionsmodell mit geringfügigen aber effektiven Modifikationen für die Simulation solcher dreidimensionalen Bauelemente geeignet ist. Die Auswirkungen von Quanteneffekten auf die elektrischen Eigenschaften der Transistoren werden mit Hilfe eigens dafür entwickelter analytischer Modelle sowie mit numerischen Lösungen der Schrödinger- und Poissongleichungen untersucht. Es wird gezeigt, dass bei einer Gatelänge von 10nm sehr verschiedene Querschnittsgeometrien zu ähnlichen elektrischen Parametern führen können. Sowohl Double-Gate, Tri-Gate aber auch Single-Gate SOI MOSFETs können die Anforderungen für High-Performance Logikanwendungen in diesem Gatelängenbereich erfüllen. In einer detaillierten Untersuchung zum Einfluss von Geometrieschwankungen wird demonstriert, dass die Massenfertigung von MOSFETs mit 10nm Gatelänge extreme Anforderungen an die Prozesskontrolle stellt, insbesondere um Fluktuationen des Off-Stroms in vertretbaren Grenzen zu halten. Die Simulation der Hochfrequenzeigenschaften dieser Transistoren liefert beeindruckende Grenzfrequenzen bis in den Terahertzbereich. Werden die untersuchten MOSFETs im Subthresholdbereich betrieben, erreichen sie bereits Transitfrequenzen im zweistelligen Gigahertzbereich. Stark skalierte nichtklassische MOSFETs haben demnach nicht nur das Potential für neue Anwendungen im Bereich des Terahertz-Gap sondern auch für Gigahertz-Elekronik mit extrem geringer Leistungsaufnahme. Um das außerordentliche Potential dieser Transistoren auch tatsächlich nutzen zu können, ist die Minimierung äußerer Widerstände und Kapazitäten essentiell. Die Wirkung solcher parasitärer Elemente wird detailliert untersucht und die Obergrenzen für tolerierbare Widerstände und Kapazitäten werden bestimmt.

Cite

Citation style:
Could not load citation form.