Powered by MyCoRe


Titel:Entwicklung und Gegenüberstellung von Methoden zur automatisierten Verifikation von ausführbaren Systemspezifikationen
Autor:Dr.-Ing. Pacholik, Alexander [Autor]
Dateien:
[Dateien anzeigen]ASCII Text, Adobe PDF
[Details]3,67 MB in 3 Dateien
[ZIP-Datei erzeugen][PlugIn/Viewer Download]
Dateien vom 16.09.2010 / geändert 16.09.2010
URL für Lesezeichen:http://www.db-thueringen.de/servlets/DocumentServlet?id=16474
URN (NBN):urn:nbn:de:gbv:ilm1-2010000221
Kollektion:Dissertationen/Habilitationen
Status:Dokument veröffentlicht
Sprache:Deutsch
Dokumententyp:Dissertation
Medientyp:Text
Beitragende:Univ.-Prof. Dr.-Ing. habil. Fengler, Wolfgang [Betreuer/Doktorvater]
Univ.-Prof. Dr.-Ing. (USA) Salzwedel, Horst [Gutachter]
Prof. Dr. rer. nat. Lautenbach, Kurt [Gutachter]
Stichwörter:Verifikation, Systemspezifikation, Assertion, MLDesigner, Temporallogik, Discrete Event
Dewey Decimal Classification:000 Informatik, Informationswissenschaft, allgemeine Werke » 000 Informatik, Wissen, Systeme
Andere Dokumente dieser Kategorie
Evaluationstyp:Für die Langzeitarchivierung vorgesehen
Beschreibungen:Abstract (eng.)

Zusammenfassung:
Für die Entwicklung komplexer eingebetteter Systeme werden Techniken eingesetzt, die eine frühe Validierung der zu entwickelnden Systeme in Bezug auf funktionale Aspekte ermöglichen. Diese Techniken greifen in der Regel auf ausführbare Spezifikationsmodelle zurück. Eingebettete Systeme stellen meist auch Echtzeitsysteme dar. Dabei sind funktionale Anforderungen in der Regel zeitvariant, also zustandsabhängig und besitzen zeitliche Randbedingungen, so dass zeitliche und funktionale Aspekte gemeinsam betrachtet werden müssen. Für die Modellierung solcher ausführbaren Spezifikationen ist der Discrete-Event Formalismus besonders geeignet, da er eine vergleichsweise abstrakte parametrisierbare Beschreibung, unabhängig von Implementierungsdetails, ermöglicht. Für den systematischen Einsatz solcher Discrete-Event Modelle als ausführbare Spezifikationen, werden Methoden und Techniken zur Verifikation benötigt, um eine möglichst frühe Fehlererkennung bei der Systementwicklung zu ermöglichen.Gegenstand der Arbeit ist die Entwicklung und Gegenüberstellung von Methoden, die eine automatisierte Verifikation zeitbeschränkter funktionaler Eigenschaften in ausführbaren Spezifikation ermöglichen. Solche Methoden stehen für komplexe Multi-Domänen Modelle, wie sie in der Arbeit betrachtet werden, noch nicht zur Verfügung. Bei den Betrachtungen werden insbesondere die Spezifika der zugrunde liegenden Modelle und Eigenschaften sowie die möglichst automatisierte Anwendbarkeit der Verifikationsmethoden berücksichtigt.Ausgehend von grundlegenden Erwägungen werden zwei Anwendungsszenarien entwickelt, wobei im ersten Fall die vollständige formale Verifikation im Vordergrund steht und im zweiten Fall eine dynamische Überprüfung der Eigenschaften während der szenariobasierten Simulation favorisiert wird. Für die formale Verifikation wird ein Transformation-basierter Ansatz entwickelt, der eine Transformation des Verifikationsproblems in eine mathematische Beschreibung realisiert. Für die dynamische Überprüfung der Eigenschaften wird ein Assertion-basierter Ansatz benutzt, bei dem die geforderten Eigenschaften als temporallogische Formeln notiert werden. Es werden zur Prüfung der Eigenschaften unterschiedliche Techniken zur algorithmischen Auswertung bzw. zur symbolischen Cosimulation entwickelt.Beide Ansätze sind prototypisch für die Entwicklungsumgebung MLDesigner realisiert worden. Ausgehend von den Ergebnissen der Validierung werden Abschätzungen für das weitere Potential der Ansätze abgeleitet. Abschließend werden die Ansätze vergleichend gegenübergestellt und bewertet.
Hochschule/Fachbereich:Technische Universität Ilmenau » Fakultät für Informatik und Automatisierung
Dokument erstellt am: 16.09.2010
Dateien geändert am: 16.09.2010
Datum der Promotion: 23.04.2010